高科技企业开发复杂的芯片，封装和单板努力克服由于飞速增长的IC速度和数据传输速率联合引起的供电电压的降低，更高密度，越来越小型化的结构引起的电源完整性和信号完整性问题。同时，更高的I/O数目，多堆叠的芯片和封装以及更高的电气性能约束都使得IC封装物理设计更加复杂。

Cadence具有突破型进展的解决方案，基于Sigrity专利技术，解决这些设计挑战。该解决方案致力于完整的电源供电系统分析跨越了芯片，封装和单板；系统级的信号完整性（SI）分析，包含高速信号传输同步反转噪声和单个和多个芯片封装，先进的 3D封装以及系统级封装（SiPs）的物理设计。

【培训目的】

掌握和运用Cadence Allegro Sigrity进行信号完整性（SI/PI/EMI）设计与

【学习目标】

掌握信号完整性基本理论及设计方法

掌握（SI/PI/EMI）设计与