Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。约束驱动的Allegro流程包括功能用于设计捕捉、信号完整性和物理实现。由于它还得到Cadence Encounter与Virtuoso平台的支持，Allegro协同设计方法使得的设计链协同成为现实。

【培训目的】

掌握Cadence Allegro SiP-APD封装设计。

【学习目标】

芯片封装背景知识、芯片封装基板、封装设计前的准备、建立芯片零件封装、建立BGA零件库、导入网表文件、电源铜带和键合线设置、约束、布线和铺铜、后处理和制造输出、协同设计、封装项目设计案例。