全程共XX课时；周末班XX天，班XX天；实践考核X次，笔试考核X次。

第一阶段

主要帮助学员了解FPGA系统设计的基础知识，掌握FPGA小系统硬件电路设计方法，学会操作QuartusII软件来完成FPGA的设计和开发。

1 可编程逻辑器件简介

2 可编程逻辑器件的发展历史

3 FPGA/CPLD的基本结构：FPGA的基本结构；CPLD的基本结构；FPGA和CPLD的比较；FPGA/CPLD的设计流程。

4 PLD/FPGA的分类和使用

5 FPGA关键电路的设计（小电路设计）：FPGA管脚设计；下载配置与调试接口电路设计；高速SDRAM存储器接口电路设计；异步SRAM（ASRAM）存储器接口电路设计；FLASH存储器接口电路设计；开关、按键与发光LED电路设计；VGA接口电路设计；PS/2鼠标及键盘接口电路设计；RS-232串口；字符型液晶显示器接口电路设计；USB2.0接口芯片CY7C68013电路设计；电源电路设计；复位电路设计；拨码开关电路设计；IC总线电路设计；时钟电路设计；图形液晶电路设计。

第二阶段

了解目前流行的Verilog HDL语言的基本语法；掌握Verilog HDL语言中常用的基本语法；设计一些简单的FPGA程序；掌握组合逻辑和时序逻辑电路的设计方法；对Verilog HDL语言有更深入的理解和认识。

1 硬件描述语言简介 ：Verilog HDL的特点；Verilog HDL的设计流程简介。

2 Verilog模块的基本概念和结构 ：Verilog模块的基本概念；Verilog HDL模块的基本结构。

3 数据类型及其常量及变量

4 运算符及表达式 ：算术运算符；关系运算符；逻辑运算符；按位逻辑运算符；条件运算符；移位运算符；拼接运算符；缩减运算符。

5 条件语句和循环语句 ：条件语句；case 语句；while语句；for语句。

6 结构说明语句 ：initial语句；always语句；task和function语句。

7 系统函数和任务 ：标准输出任务；控制任务；时间度量系统函数；文件管理任务。

8 小结

第三阶段：Altera FPGA设计

1 Altera高密度FPGA：主流高端FPGA——Stratix系列；内嵌高速串行收发器的FPGA Stratix GX系列。

2 Altera的Cyclone系列低成本FPGA ：新型可编程架构；嵌入式存储资源；专用外部存储接口电路；支持的接口和协议；锁相环的实现；I/0特性；Nios II嵌入式处理器；配置方案。

3 Altera的MAX II系列CPLD器件

4 Quartus II软件综述 ：Quartus II软件的特点及支持的器件；Quartus II软件的工具及功能简介；Quartus II软件的用户界面。

5 设计输入 ：建立工程；建立设计。

6 综合

7 布局布线

8

9 编程与配置

10 小结

第四阶段：学习FPGA产品设计核心技术。

1 FPGA的硬件设计技术

2 基于Nios II的S0PC系统设计

3 Nios II的S0PC系统的设计实例

4 系统时序逻辑设计技术

5 基于FPGA的IP核设计技术

6 FPGA的数据采集系统设计

7 基于FPGA的硬件回路器设计

第五阶段：Alter的IP工具

1 IP的概念

2 Alter可提供的IP

3 Alter IP在设计中的作用

4 使用Alter的基本宏功能

5 使用Alter的IP核

第六阶段：总结答疑，项目实战。

由工程师安排项目制作，学员一起讨论选项目；也可学员自带项目，经公司评估后可指派专人进行指导完成。